

Министерство образования и науки Российской Федерации

**Федеральное государственное бюджетное образовательное
учреждение высшего профессионального образования**

**ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ
УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ
(ТУСУР)**

Кафедра телевидения и управления (ТУ)

УТВЕРЖДАЮ

Зав. кафедрой ТУ,

профессор

_____ **Т.Р.Газизов**

«__» _____ 2017

**РУКОВОДСТВО
К ЛАБОРАТОРНОЙ РАБОТЕ**

**«Исследование базовых интегральных компонентов микропроцессорной
техники»**

**по дисциплинам: «Цифровые устройства и микропроцессоры»,
«Вычислительная техника»**

**для студентов специальностей : радиотехника, инфокоммуникационные
технологии и системы связи**

Разработал:

доцент каф. ТУ

_____ **Г.Ю. Донцов**

ТОМСК

2017

СОДЕРЖАНИЕ

1	Введение	3
2	Лабораторная работа №1. Универсальные регистры. Мультиплексоры.....	4
2.1	Описание схемы устройства.....	4
2.2	Задание на работу.....	6
2.3	Контрольные вопросы	7
3	Лабораторная работа №2.Схема сравнения (компаратор).....	8
3.1	Описание схемы устройства.....	8
3.2	Задание на работу.....	8
3.3	Контрольные вопросы	8
4	Лабораторная работа №3. Накапливающий сумматор.....	10
4.1	Описание схемы устройства.....	10
4.2	Задание на работу.....	11
4.3	Контрольные вопросы	11
5	Лабораторная работа №4. Счетчик с дешифратором.....	13
5.1	Описание схемы устройства.....	13
5.2	Задание на работу.....	17
5.3	Контрольные вопросы	17
6	Лабораторная работа № 5 Запоминающее устройство.....	18
6.1	Описание схемы устройства.....	18
6.2	Задание на работу.....	20
6.3	Контрольные вопросы	20
7	Лабораторная работа №6. Арифметико-логическое устройство (АЛУ)	21
7.1	Описание схемы устройства.....	21
7.2	Задание на работу.....	21
7.3	Контрольные вопросы	22
	Рекомендуемая литература	25

1 Введение

Целью цикла лабораторных работ является ознакомление с типовыми узлами ЭВМ и микропроцессоров, получение навыков проверки субблоков, изготавливаемых с использованием микросхем средней и малой степени интеграции. Все используемые микросхемы относятся к классу транзисторно-транзисторной логики (ТТЛ). Каждая лабораторная работа завершается отчетом, который имеет разделы:

- 1) введение;
- 2) таблица соединений;
- 3) ход проведения эксперимента;
- 4) выводы.

Порядок проведения лабораторной работы:

- 1) получение задания;
- 2) изучение принципиальной схемы;
- 3) составление таблицы соединений;
- 4) собеседование с преподавателем;
- 5) монтаж схемы;
- 6) проведение эксперимента, демонстрация работы субблока;
- 7) оформление отчета

2 Лабораторная работа №1. Универсальные регистры. Мультиплексоры.

2.1 Описание схемы устройства.

2.1.1 Принципиальная схема устройства приведена на рис. 2.1. Она включает в себя два универсальных регистра D1, D2, два мультиплексора D3, D4, мультиплексор D5.

Универсальный регистр D1, D2 (микросхема K155ИР13) может работать в одном из четырех режимов, задаваемых уровнями сигналов на входах управления S0, S1.

2.1.2 Режим приема информации в параллельном коде задается при значениях сигналов $S0 = 1, S1 = 1$.

В этом режиме параллельный восьмиразрядный код, поданный на входе регистра D0, D1, ..., D7, по перепаду напряжения на входе C из 0 в 1 записывается в регистр. Значения сигналов на выходах DL, DR – безразличны, т.е. выполняется микрооперация $Y1:Pr(8) := D(8);$, где D(8) – информация, поданная на входы D0...D7.

2.1.3 Режим сдвига информации вправо задается значениями сигналов $S0 = 1, S1 = 0$. В этом случае при каждом появлении на входе C перепада из Q0 в Q1, из Q1 в Q2 и т.д. При этом в освободившийся нулевой разряд (Q0) поступает информация с выхода DR. Микрооперацию, выполняемую регистром в этом режиме, можно записывать в следующем виде:

$$Y2: Pr\{0 : 7\} := \{DR\}. R1Pr\{0 : 6\},$$

где DR – значение сигнала на выходе DR (0 или 1), или фактическое после сдвига, содержимое разряда Q0;

R1 – условное обозначение оператора сдвига вправо на один разряд;

Pr{0 : 6} – содержимое до операции сдвига разрядов регистра Q0...Q6, или фактическое после сдвига, содержимое разрядов Pr{1} ... Pr{7}. Очевидно, что информация из седьмого разряда теряется.

2.1.4 Режим сдвига влево задается значением сигнала $S0=0, S1=1$. В этом случае происходит сдвиг информации, хранящейся в регистре влево на один разряд. Освобождающийся седьмой разряд заполняется с входа DL.Y

Микрооперация сдвига влево:

$$Y3: Pr\{0 : 7\} := L1 Pr\{1 : 7\}. \{DL\},$$

где L1 – условное обозначение оператора сдвига на 1 разряд.

2.1.5 Режим хранения устанавливается при $S0=0, S1=0$. В этом режиме происходит хранение без изменения информации, записанной в предыдущие моменты времени.




Рисунок 2.1

Кроме упомянутых выше входов, регистр имеет асинхронный вход установки в нулевое состояние R . Низкое, т.е. нулевое, значение уровня напряжения на этом входе в любом режиме работы приводит к установке в нулевое состояние всех триггеров регистра, т.е. выполняется микрооперация установки

$$Y4 : Pr(8) := 0.$$

Мультиплексор D3, D4 (микросхема К531 КП11П) представляет собой коммутатор кодов, который в зависимости от значения сигнала на управляющем входе V переключают на вход либо входы A , либо входы B . При значении $V=1$ информация, установленная на входах $A1, A2, A3, A4$, поступает на соответствующие входы 1, 2, 3, 4. При значении $V=0$ на входы 1, 2, 3, 4 поступит информация с входов $B1, B2, B3, B4$.

Входной сигнал, равный нулю на входе W , разрешает работу мультиплексора. При единичном значении сигнала на W выходы мультиплексора переводятся в третье состояние (высокий импеданс).

Мультиплексор D5 (микросхема К155 КП7) представляет собой коммутатор, осуществляющий подключение к выходу одного из 8 входов. Если обозначить входы 0,1, ...7 булевыми переменными X_0, X_1, \dots, X_7 , то работу мультиплексора описывает булева функция:

$$Y = [X_0(\bar{V}_0 \bar{V}_1 \bar{V}_2) + X_1(V_0 \bar{V}_1 \bar{V}_2) + X_2(\bar{V}_0 V_1 \bar{V}_2) + X_3(V_0 V_1 \bar{V}_2) + \dots + X_7(V_0 V_1 V_2)] \bar{W}$$

где V_0, V_1, V_2 – значения сигналов на выходах V_0, V_1, V_2 . Из приведенной функции следует, что на вход Y переключается тот входной сигнал, номер которого равен двоичному числу, на входах V_0, V_1, V_2 . Входной сигнал \bar{W} входит в каждую конъюнкцию и является стробирующим. При $\bar{W} = 1$ выходной сигнал Y тождественно равен 0. При $\bar{W} = 0$ выходной сигнал Y равен значению переменной $X_i (i = \overline{0,7})$, номер которой установлен на входах V_0, V_1, V_2 . Микросхема D5, кроме прямого выхода Y имеет инверсный выход \bar{Y} , значение которого всегда противоположно значению выхода Y .

2.2 Задание на работу

2.2.1 Записать восьмиразрядный код в регистр D1.

2.2.2 Переписать содержимое D1 и D2.

2.2.3 Установить режим сдвига влево регистра D1 и записать в него число.

2.2.4 Установить режим сдвига вправо регистра D2 и записать в него число.

2.2.5 Контролировать за информацией в регистрах D1 и D2 и проводить с помощью мультиплексоров D3, D4.

2.2.6 С помощью мультиплексора D5 последовательно проверить содержимое разрядов регистра D2.

2.2.7 Составить отчет о проделанной работе.

2.3 Контрольные вопросы

2.3.1 При каких значениях управляющих сигналов на входах регистра возможно:

- 1) записать в регистр параллельный код;
- 2) сдвинуть информацию вправо.

2.3.2 Что необходимо подать на входы мультиплексоров D3, D4, D5, чтобы на выходе в D5 появилось содержимое пятого регистра D2?

3 Лабораторная работа №2. Схема сравнения (компаратор).

3.1 Описание схемы устройства

Принципиальная схема устройства приведена на рис. 3.1. Она включает в себя схему сравнения D1 и схемы выбора одного из двух чисел D2, D3.

Схема сравнения D1 (микросхема K531 СП1 или K555 СП1) представляет собой комбинационную схему, выполняющую сравнение двух четырехзначных чисел А и В. Коды чисел подаются на выходы А0, А1, А2, А3 и В0, В1, В2, В3 соответственно. Схема сравнения производит поразрядное сравнение кодов чисел, выдает сигнал высокого уровня на одном из выходов, информирующих об отношении чисел А и В:

$$A > B, A = B, A < B.$$

Схема сравнения имеет расширяющие входы $A > B$ (вход 4), $A = B$ (вход 3), $A < B$ (вход 2). Эти входы используются для последовательного соединения нескольких микросхем при необходимости сравнения чисел, имеющих число разрядов больше четырех.

Элементы D2, D3 представляют собой двухвходовые схемы И (микросхема K155 ЛИ1). На один из входов каждой схемы И поступает один разряд кода числа А или В, на другой вход результат операции сравнения. Таким образом, элемент D2 пропускает на выход код числа А при выполнении условия $A > B$. Элемент D3 выдает код числа В при условии $B > A$. Т.е. на выходах D2 и D3 будет выдаваться код большего из двух чисел. В случае равенства ходов ($A = B$) элементы D2 и D3 на выходах выдают нули во всех разрядах.

3.2 Задание на работу

3.2.1 Подать на входы схемы сравнения двоичные коды чисел А и В.

3.2.2 Составить таблицу зависимости выходных сигналов от входных кодов для трех различных пар чисел А и В.

3.2.3 Составить отчет о проделанной работе.

3.3 Контрольные вопросы

3.3.1 Написать булеву функцию схемы сравнения двух чисел для случаев $A = B$, $A > B$.

3.3.2 Почему на выводы 2, 3, 4 D1 подан низкий уровень напряжения?




Рисунок 3.1

4 Лабораторная работа №3. Накапливающий сумматор

4.1 Описание схемы устройства

Принципиальная схема устройства представлена на рис. 4.1. Она включает в себя два четырехзначных комбинационных сумматора D1, D2, схему коррекции D3, D4, два регистра D5, D6.

Комбинационные сумматоры D1, D2 (микросхема K155 ИМ3) выполняют операцию суммирования двух четырехзначных двоичных чисел A и B с учетом переноса из предыдущего разряда P0 и формирование переноса в последующий разряд P. Закон функционирования *i*-го разряда сумматора:

P_{i-1}	A_i	B_i		$A + B$	P_i
0	0	0		0	0
0	0	1		1	0
0	1	0		1	0
0	1	1		0	1
1	0	0		1	0
1	0	1		0	1
1	1	0		0	1
1	1	1		1	1

Таким образом, булевы функции, описывающие работу сумматора имеют вид:

$$f(A_i + B_i) = P_{i-1}(A_i B_i + \bar{A}_i \bar{B}_i) + \bar{P}_{i-1}(A_i \bar{B}_i + A_i B_i),$$

$$f(P_i) = A_i B_i + P_{i-1}(A_i + B_i)$$

Регистры D5, D6 (микросхемы K155 ТМ3) служат как регистр хранения результата сложения (D5) и как буферный регистр (D6). Они имеют входы сброса в нулевое состояние R0, причем сброс осуществляется асинхронно низким уровнем сигнала на входе. При этом выполняются микрооперации:

$$Y1 : PrD5(4) := 0;$$

$$Y2 : PrD6(4) := 0;$$

Синхровходы С служат для записи информации, установленной на входах D1, D2, D3, D4 в регистры, т.е. выполняются следующие функции сложения:

$$Y3 : PrD5(4) := S2;$$

$$Y4 : PrD6(4) := PrD5(4);$$

Таким образом, комбинационные сумматоры выполняют следующие функции сложения:

$$D1 : S1 = Pr D5(4) + A(4);$$

$$D2 : S2 = S1 + \text{const},$$

где $A(4)$ – четырехзначное двоичное число, поступающее на субблок с разъема:

S_i – сумма, образованная на выходе i -го сумматора ($i = 1,2$);

const – константа, формируемая в схеме коррекции.

Схема коррекции D3, D4 предназначена для выработки констант. Она формирует две константы. Если на сумматоре складываются числа в двоичном коде, то в блок коррекции поступает признак $K = 0$ и блок вырабатывает константу, равную нулю, т.е. на D2 формируется сумма

$$S2 = S1 + 0.$$

Если же на сумматоре будут складываться числа в двоично-десятичном коде ($K=1$), то в определенных условиях схема коррекции вырабатывает константу $G = 0110$, т.е. на D2 формируется сумма:

$$S2 = S1 + 0110_{(2)}.$$

4.2 Задание на работу

4.2.1 Сложить три числа в двоичном коде.

4.2.2 Сложить три числа в двоично-десятичном коде.

4.2.3 Составить отчет о проделанной работе.

4.3 Контрольные вопросы

4.3.1 Чем отличается сложение чисел в двоичном коде от сложения чисел в двоично-десятичном входе?

4.3.2 Составить и объяснить булеву функцию, описывающую работу элементов D3.1, D3.2, D4.1, D4.2, D3.3, D3.4.




Рис. 4.1

5 Лабораторная работа №4. Счетчик с дешифратором

5.1 Описание схемы устройства

Принципиальная схема приведена на рис. 5.1. Она включает в себя счетчик D1, дешифратор D3, вспомогательную схему D2.

Счетчик D1 (микросхема К155 ИЕ7) – это двоичный реверсивный счетчик. Вход R – асинхронный вход установки в нулевое состояние высоким уровнем напряжения. Т.е. это вход, который служит для исполнения микрокоманды установки в ноль:

$$Y1 : Cч(4) := 0;$$

Входы «+1», «-1» - счетные входы для выполнения микрооперации счета:

$$+1: Y2 := Cч(4) := + 1;$$

$$-1: Y3 := Cч(4) := - 1$$

Причем, при отсутствии какого-либо из управляющих сигналов на вход должен быть подан высокий уровень напряжения. При подаче на вход «+1» импульс с генератора на выходах 1,2,4,8 счетчика образуется двоичный вход, соответствующий числу импульсов, пришедших на счетный вход. Т.к. счетчик четырехразрядный, то он имеет 16 состояний:

1	0000
2	0001
3	0010

16	1111

Когда счетчик находится в состоянии 1111, то очередной импульс на его входе «+1» переведет выходы 1, 2, 4, 8 счетчика в нулевое состояние, а на выходе «>15» появится сигнал переноса единицы из старшего разряда (низкий уровень сигнала).

$$\begin{array}{r} 1111 \\ + \quad _ _ _ 1 \\ \hline 10000 \\ \perp \text{перенос.} \end{array}$$

Если счетчик работает на вычитание (вход «-1»), то при переходе из состояния 0000 в состояние 1111 возникает заем из старшего разряда. Это отображается появлением сигнала низкого уровня на входе «< 0»:

$$\begin{array}{r} 1 \uparrow \\ 0000 \\ - \quad _ _ _ 1 \\ \hline 1111 \\ \perp \text{заем.} \end{array}$$

счетчик может быть использован и для построения делителя частоты с коэффициентом деления отличным от 2, 4, 8, 16. Этого можно достичь тремя способами:

1) если записать в счетчик какое-либо двоичное число $N < 15$ (по входам D1, D2, D3, D4) и подавать импульсы с генератора на вход «+1», то до переполнения на счетчик необходимо подать $16-N$ импульсов. И если при выработке каждого импульса переполнения (выход «>15») в счетчик опять записать это число, то, таким образом, счетчик всегда будет вести счет от N до 15 (исключается состояние от 0 до $(N-1)$). Таким образом, коэффициент пересчета счетчика кажется равным $16 - N$. На рис. 5.2 представлена схема включения счетчика как делителя на 7 ($16 - 9$);

2) переменный коэффициент деления счетчика можно организовать и в том случае, когда при достижении счетчиком заданного числа N его сбрасывать в нулевое состояние. Таким образом, счетчик будет считать от 0 до $N-1$, т.е. коэффициент деления окажется равным N . Выделение двоичной комбинации N производится с помощью вспомогательной схемы D2. На элементе D2.1 выделяется кодовая комбинация счетчика, равная двоичному коду числа N . Выход D2.2 должен быть соединен с входом R счетчика. На рис. 5.3 показана схема делителя частоты на 11;

3) третий способ основан на использовании дешифратора, выходной сигнал которого необходимо подать на вход R счетчика через элемент D2.2. Схема включения здесь очевидна.




Рис. 5.1

5.2 Задание на работу

5.2.1 Проверить работу счетчика и дешифратора во всем диапазоне кодов чисел, формируемых счетчиком.

5.2.2 Собрать делитель частоты с заданным коэффициентом деления. Коэффициент деления и способ организации делителя задает преподаватель.

5.2.3 Составить отчет о проделанной работе.

5.3 Контрольные вопросы

5.3.1 Каково назначение выходов 12 и 13 элемента D1?

5.3.2 При каких значениях сигналов на выходах 4, 5, 11, 14 элемента D1 возможна запись параллельного кода в счетчик?

5.3.3 Каковы значения сигнала на выходах 10, 11 дешифратора D3, если на выходах 23, 22, 21, 20 установлен код 0101, а на выходах 18, 19 подано нулевое напряжение?




Рисунок 5.2




Рисунок 5.3

6 Лабораторная работа № 5 Запоминающее устройство

6.1 Описание схемы устройства

Принципиальная схема устройства приведена на рис. 6.1. Она включает в себя счетчик адреса D1, запоминающее устройство D2, D3, схему индикации D4, D5, VD1.

Счетчик адреса D1 (микросхема K155 ИЕ5) представляет собой двоичный четырехразрядный счетчик, состоящий из двух делителей частоты. Первый делит частоту на 2 (вход С1, выход 1). Второй делит частоту на 8 (вход С2, выходы 2, 4, 8). На схеме они соединены последовательно, т.е. образуют счетчик, изменяющий свое состояние от 0000(2) до 1111(2). Счетчик имеет вход R установки в нулевое состояние (установка осуществляется высоким уровнем напряжения).

Запоминающее устройство состоит из двух элементов D2, D3 (микросхемы K155 РУ2). Каждый элемент представляет собой матрицу из 16 четырехразрядных запоминающих ячеек. Адрес ячейки определяется двоичным кодом, поданным на адресные входы А1, А2, А3, А4, т.е. каждой двоичной комбинации на входе соответствует одна из 16 ячеек памяти. D1, D2, D3, D4 – это информационные входы, на которые подается двоичный код числа, которое должно быть записано в одну из ячеек запоминающего устройства. Вход \overline{CS} – называется входом выборки кристалла. При нулевом значении сигнала на этом входе запоминающее устройство включено в работу, при единичном значении \overline{CS} – отключено. Вход WE – вход управления записью – чтением. При единичном значении WE происходит чтение ячейки памяти запоминающего устройства, адрес которой установлен на адресных входах. При WE = 0 происходит запись, когда в выбранную ячейку с входов D1,...D4. Q1, Q2, Q3, Q4 – входы запоминающего устройства.

Схема индикации включает в себя элементы D4, D5 (микросхемы K155 ЛА8) и светодиодный индикатор VD1(ФКС 301). Элемент D4(D5) состоит из четырех схем 2И-НЕ с открытым коллектором. Каждый выход через токоограничивающий резистор R соединен с одним из восьми сегментов светодиодного индикатора. При поступлении высокого уровня напряжения на разрешающие входы D4, D5 (3 контакт разъема) и высокого уровня сигнала на другие входы D4, D5 (с выхода D2, D3) на выходе схем 2И-НЕ появляется низкий уровень сигнала, т.е. выходной транзистор открыт. При этом загорается соответствующий сегмент светодиода.




Рисунок 6.1

6.2 Задание на работу

6.2.1 Записать в ячейку памяти с нулевым адресом код, содержащий 1 во всех разрядах. Перевести запоминающее устройство в режим чтения и включить индикатор. Все сегменты индикатора должны зажечься.

6.2.2 Записать в последовательно расположенные ячейки такие коды чисел, чтобы при считывании на индикаторе высветилась последовательность цифр шестнадцатеричного кода. Последовательность чисел для каждой подгруппы задается преподавателем.

6.2.3 Составить отчет о проделанной работе.

6.3 Контрольные вопросы

6.3.1 Какова общая емкость в битах запоминающего устройства D2, D3?

6.3.2 Что высветит индикатор при подаче на выходы 2 и 3 D2, D3 напряжения высокого уровня?

7 Лабораторная работа №6. Арифметико-логическое устройство (АЛУ)

7.1 Описание схемы устройства

Принципиальная схема приведена на рис. 7.1. Она включает себя АЛУ D1.

АЛУ D1 (микросхема К155 ИФЗ) – это сложная комбинационная схема, предназначенная для выполнения арифметических и логических операций над четырехразрядными кодами чисел, причем, операции производятся над одноименными разрядами. Для увеличения разрядности чисел, например, до восьми необходимо использовать два таких устройства. При этом сигнал переноса на выходе $C_n + N$, младших четырех разрядов должен поступить на вход C_n старших четырех разрядов. Такое соединение позволит увеличить разрядность обрабатываемых чисел до $4N$, где N – целое положительное число.

На входы $A_0...A_3$ АЛУ подается четырехразрядный код числа A , на выходы $B_0...B_3$ – код числа B .

Двоичным кодом, поданным на входы $S_0...S_3$ АЛУ, задается код одной из 16 операций обработки операндов A и B . Если на управляющем входе M при этом установлен уровень логической единицы, то в АЛУ выполняется логическая операция, а если $M = 0$, то арифметическая.

При выполнении логических операций ($M = 1$) внутри АЛУ разряжаются цепи межразрядных связей.

При выполнении арифметических операций ($M = 0$) эти цепи включаются, и, кроме того, учитывается значение сигнала на входе переноса $C_n = 0$, то считается, что перенос есть, а если $C_n = 1$, то переноса нет. В таблице приведен список операций, выполняемых в АЛУ. Результат операций над операндами появляется на выходах $F_0...F_3$.

АЛУ имеет вход, который обозначен $- A = B$. Высокий логический сигнал образуется, если $F_0 = F_1 = F_2 = F_3 = 1$. Этот выход выполнен на схеме с открытым коллектором.

Выходы P и G используются при построении АЛУ, обрабатывающих числа с разрядностью больше четырех.

7.2 Задание на работу

7.2.1 По заданию преподавателя изучить четыре логических и четыре арифметических операций АЛУ.

7.2.2 Составить таблицу, в которой указать исследуемую операцию, конкретные числовые значения операндов, ожидаемые результаты (с учетом выходов C_{n+4} , $A = B$).

7.2.3 Собрать схему, привести эксперимент, сверить полученные на практике результаты с ожидаемыми.

7.3 Контрольные вопросы

7.3.1 Как с помощью АЛУ сравнить два числа на равенство (=) и на больше (>)?

7.3.2 Можно ли в АЛУ организовать счетчик?

Операции, выполняемые в АЛУ

№ операции	Код операции				Логическая операция (M=1)	Арифметические операции	
	S3	S2	S1	S0		Cn=1 (без переноса)	Cn=0 (с переносом)
1	0	0	0	0	\bar{A}	A	A + 1
2	0	0	0	1	$\overline{A \vee B}$	A ∨ B	(A ∨ B) + 1
3	0	0	1	0	$\bar{A} \vee B$	A ∨ \bar{B}	(A ∨ \bar{B}) + 1
4	0	0	1	1	0	-1	0
5	0	1	0	0	$\overline{A \wedge B}$	A + (A ∧ \bar{B})	A + (A ∧ \bar{B}) + 1
6	0	1	0	1	\bar{B}	(A ∨ B) + (A ∧ \bar{B})	(A ∨ B) + (A ∧ \bar{B}) + 1
7	0	1	1	0	$A \oplus B$	A - B - 1	A - B
8	0	1	1	1	$A \wedge \bar{B}$	(A ∧ \bar{B}) - 1	A ∧ \bar{B}
9	1	0	0	0	$\bar{A} \vee B$	A + (A ∧ B)	A + (A ∧ B) + 1
10	1	0	0	1	$\overline{A \oplus B}$	A + B	A + B + 1
11	1	0	1	0	B	(A ∨ \bar{B}) + (A ∧ B)	(A ∨ \bar{B}) + (A ∧ B) + 1
12	1	0	1	1	$A \wedge B$	(A ∧ B) - 1	A ∧ B
13	1	1	0	0	1	A + A	A + A + 1
14	1	1	0	1	A ∨ \bar{B}	(A ∨ B) + A	(A ∨ B) + A + 1
15	1	1	1	0	A ∨ B	(A ∨ \bar{B}) + A	(A ∨ \bar{B}) + A + 1
16	1	1	1	1	A	A - 1	A




Рисунок 7.1

Рекомендуемая литература

1) Шило В. Л. Популярныe цифровые микросхемы: справочник. – М.: Металлургия, 1988. – 352 с.

2) Интегральные микросхемы: Справочник / Тарабрин Б.В. и др.; Под ред. Тарабрина Б.В. – 2-е изд., перер. и доп. – М.: Энергия, 1980. – 816 с.